Этот веб-сайт требует, чтобы для Вашего браузера был включен JavaScript.
Пожалуйста, включите JavaScript и перезагрузите страницу.
Для веб-сайта требуется, чтобы Ваш браузер разрешил использование файлов cookie для входа в систему.
Пожалуйста, активируйте cookies и перезагрузите страницу.
Blaine ReadlerVerilog by Example: A Concise Introduction for FPGA Design, Paperback
в Пункте приема от 99,9 лей
Даже распечатанный
Перед оплатой
Contributor(s):
A practical primer for the student and practicing engineer already familiar with the basics of digital design, the reference develops a working grasp of the verilog hardware description language step-by-step using easy-to-understand examples. Starting with a simple but workable design sample, increasingly more complex fundamentals of the language are introduced until all major features of verilog are brought to light. Included in the coverage are state machines, modular design, FPGA-based memories, clock management, specialized I/O, and an introduction to techniques of simulation. The goal is to prepare the reader to design real-world FPGA solutions. All the sample code used in the book is available online. What Strunk and White did for the English language with "The Elements of Style," VERILOG BY EXAMPLE does for FPGA design.
Мы хотели бы узнать Ваше мнение! Оценить и пересмотреть этот пункт
Нет ни одного отзыва от других пользователей.